бис и сбис что это

Классификация интегральных схем

Элементную базу всех цифровых устройств (ЦУ) [Digital Devices] составляют интегральные схемы(ИС) [Integrated Circuit (IC)], которые также называются микросхемами(МС) или чипами (микрочипами) [Chip (Microchip)].

Интегральные схемы – это электронные приборы, выполненные на тонких полупроводниковых пластинах, содержащие электронные элементы и выполненные внутри корпуса определённого типа.

ИС со времени изобретения в США в 1959 г. постоянно совершен­ствуются и усложняются. Быстрый прогресс в области изготовления интегрируемых схем привел к резкому росту объёма их производства и снижению стоимости. В результате использования МС стало возможным не только в сложных специализированных устройствах (таких, как ЭВМ), но и в разнообразных измерительных приборах, управляющих и контролирующих системах. Круг потребителей МС непрерывно расширяется.

Характеристикой сложности ИС является уровень интеграции, оцениваемый либо числом базовых логических элементов (ЛЭ) [Logic(al) Element/Component/Gate/Unit], либо числом транзисторов, которые размещены на кристалле.

В зависимости от уровня интеграции ИС делятся на несколько категорий: МИС, СИС, БИС, СБИС, УБИС (соответственно малые, средние, большие, сверхболь­шие, ультрабольшие ИС).

МИС [SSI = Small/Standard Scale Integration – малая/стандартная степень (уровень) интеграции] – это МС с очень небольшим числом элементов (несколько десятков). МИС реализуют простейшие логические преобразования и обладают очень большой уни­версальностью – даже с помощью одного типа ЛЭ (например, И-НЕ) можно построить любое ЦУ.

СИС [MSI = Medium Scale Integration – средняя степень (уровень) интеграции] – это МС со степенью интеграции от 300 до нескольких тысяч транзисторов (обычно до 3000). В виде СИС выпускаются в готовом виде такие схемы, как малоразрядные регистры, счётчики, дешиф­раторы, сумматоры и т. п. Номенклатура СИС должна быть более широкой и разнообразной, т. к. их универсальность по сравнению с МИС снижается. В развитых сериях стандартных ИС насчитываются сотни типов СИС.

БИС [LSI = Large Scale Integration – большая (высокая) степень (уровень) интеграции] – МС с числом логических вентилей от 1000 до 5000 (в некоторых классификациях – от 500 до 10000). Первые БИС были разработаны в начале 70-х годов прошлого века.

СБИС [VLSI = Very Large-Scale Integration – очень большая (высокая) степень (уровень) интеграции или GSI = Giant Scale Integration – гигантская (сверхбольшая, сверхвысокая) степень (уровень) интеграции] – это МС, содержащие на кристалле от 100000 до 10 млн. (VLSI) илиболее 10 млн. (GSI) транзисторов или логических вентилей.

УБИС [ULSI = Ultra Large Scale Integration – ультрабольшая (ультравысокая) степень (уровень) интеграции] – это МС, в которых число транзисторов на кристалле составляет от 10 млн. до 1 млрд. К таким схемам можно отнести современные процессоры.

Приведённые выше данные о МС разной степени интеграции для наглядности сведены в табл. 1.

Таблица 1

Как видно из таблицы, классификация ИС разной степени интеграции довольно условна. Как уже было замечено выше, с увеличением количества элементов на кристалле МС становятся менее универсальными, их номенклатура (количество разных видов) увеличивается, а серийность (объём выпуска) каждого наименования уменьшается, что приводит к увеличению себестоимости одной МС, которая вычисляется по примерной формуле

т. к. затраты на проектирование ИС значительно увеличиваются с увеличением их сложности и уровня интеграции.

На практике используются все категории ИС, однако с те­чением времени всё большую долю используемых МС составляют схемы высокого уровня интеграции.

Интенсивное производство микропроцессоров не снижает потребности в более простых схемах. Существует очень много приложений, в которых применение микропроцессоров, требующих вспомогательных устройств, является неэффективным. Техническое решение на основе ИМС часто обеспечивает большие быстродействие и надежность. Поэтому ознакомление с методами их использования безусловно необходимо. ИМС распространены сейчас настолько широко, что умение применять их при проектировании различных устройств должно быть обязательным элементом профессиональной грамотности современного инженера.

В настоящее время в радиоэлектронных системах, в средствах вычислительной техники, системах управления и информационно-измерительной технике используется широкий спектр больших (БИС) и сверхбольших интегральных микросхем (СБИС), которые получили в последнее десятилетие прогрессирующее развитие.

К БИС и СБИС можно отнести: микропроцессорные комплекты и микроконтроллеры, программируемые логические матрицы и базовые матричные кристаллы, аналого-цифровые и цифроаналоговые преобразователи, а также запоминающие устройства. Эти сложные в структурном построении и функциональном понимании интегральные компоненты нашли широкое применение в указанных системах и являются основой их построения.

С появлением технологий БИС и СБИС схемы с тысячами и миллионами ЛЭ стали размещаться на одном кристалле, кроме того, недавно было объявлено о воз­можности разместить на кристалле миллиард транзисторов. При этом про­блема снижения универсальности для ИС с жёсткой структурой обострилась бы чрезвычайно – пришлось бы производить огромное число типов ИС при снижении объёма производства каждого из типов, что непомерно увеличило бы их стоимость, т. к. высокие затраты на проектирование БИС/СБИС от­носились бы к небольшому объёму их выпуска.

Выход из возникшего противоречия был найден на пути переноса специали­зации микросхем в область программирования. Появились микропроцессо­ры и БИС/СБИС с программируемой структурой.

Микропроцессор (МП) способен выполнять команды, входящие в его систему команд. Меняя последовательность и состав команд (программу), можно решать различные задачи на одном и том же МП. Иначе гово­ря, в этом случае структура аппаратных средств не связана с характером ре­шаемой задачи. Это обеспечивает микропроцессорам массовое производство с соответствующим снижением стоимости.

В виде БИС/СБИС с программируемой структурой потребителю предлагается кристалл, содержащий множество логических блоков, межсоединения для которых назначает сам системотехник. Промышленность получает возможность производить кристаллы массовым тиражом, не адресуясь к отдельным потребителям. Системотехник сам программирует структуру ИС соответст­венно своему проекту. Разработан целый спектр методов программирования связей между блоками и элементами кристалла.

Два указанных вида устройств и, соответственно, два метода программирования имеют большие различия. Микропроцессоры реализуют последовательную обработку информации, выполняя большое число отдель­ных действий, соответствующих командам, что может не обеспечить требуе­мого быстродействия. В БИС/СБИС с программируемой структурой обработ­ка информации возможна без разбиения этого процесса на последовательно выполняемые элементарные действия. Задача чаще всего решаться “целиком”, её характер определяет структуру устройства. Преобразование данных происхо­дит одновременно (параллельно) во многих частях устройства. Сложность устройства зави­сит от сложности решаемой задачи, что не всегда справедливо для микропроцессорных систем, где сложность задачи в основном влияет лишь на программу, а не на аппаратные средства её выполнения.

Таким образом, БИС/СБИС с программируемой структурой могут быстрее решать задачи, сложность которых ограничена уровнем интеграции МС, а микропроцессорные средства – задачи неограниченной сложности, но с меньшим быстродействием. Оба направления открывают ценные пер­спективы дальнейшего улучшения технико-экономических показателей соз­даваемой на них аппаратуры. Более того, современные кристаллы высшего уровня интеграции содержат одновременно и микропроцессоры, и большие массивы программируемой логики, обладая в силу этого большими функ­циональными возможностями. Подобная структура свойственна микросхе­мам класса “система на кристалле” [SoC (SOC) = System on Chip/Crystal – система на чипе/кристалле или SOS = Systems On Silicon) – система на силиконе], важная роль которых в проектировании современной аппаратуры неоспорима.

С переходом производства микросхем на технологические нормы 130 и 90 нм степень интеграции выросла до десятков миллионов вентилей, что всё чаще позволяет реализовывать все компоненты системы в одной интегральной микросхеме. “Система на кристалле” – это однокристальная система, объединяющая в одном кристалле все или большую часть элементов цифровой системы. Если в качестве элементной базы для SoC выбрана ПЛИС, то используется также термин SoPC (SOPC) [System on a Programmable Chip/Crystal – система на программируемом чипе/криталле]. Если SoC содержит несколько процессоров, то она именуется однокристальным мультипроцессором [англ. MPSoC (MPSOC)= MultiProcessor System on Chip – мультипроцессорная (многопроцессорная) система на кристалле или Single-Chip Multiprocessor].

С ростом уровня интеграции ИС в проектировании на их основе всё больше усиливается аспект, который можно назвать интерфейсным проектировани­ем. Задачей разработки становится составление блоков из субблоков стан­дартного вида путём правильного их соединения. Успешное проектирование требует хорошего знания номенклатуры и параметров элементов, узлов и устройств цифровой аппаратуры и привлечения систем автоматизированного проектирования (САПР) для создания сложных систем.

Однако изучение цифровой электроники представляется сложным начинать с системотехники и микросхемотехники интегральных устройств, а тем более осваивать проектирование систем на их основе. Поэтому необходимо, прежде всего, изучить внутреннее устройство и алгоритмы работы менее сложных функциональных узлов цифровой электроники.

Источник

Что такое интегральная микросхема

Интегральная схема – это изделие из микроэлементов с высокой миниатюризацией. Эти элементы преобразуют и обрабатывают сигналы. Сама схема имеет высокую плотность самих элементов. Такие элементы называются компонентами и выполняют ту или иную задачу. Эти схемы могут быть разной сложности и типов – от самых простых до сложнейших.

Используются ИС в создании компьютеров, различной вычислительной техники и другом оборудовании, в том числе промышленном и бытовом. Более подробно о строении, использовании, а также развитии интегральных схем будет рассказано в данной статье. В качестве информационного дополнения, в материале содержатся два подробных видеоролика и один скачиваемые файл о строении ИС.

Интегральные микросхемы

По научному определению, интегральные микросхемы – это отдельные высокотехнологичные устройства (с огромным количеством электронных компонентов, заключенных в маленьком корпусе), которые выполняют какую-то функцию или действие. Этих функций может быть или одна или несколько. Вот список некоторых основных функций, которые выполняют интегральные микросхемы:

Интегральные микросхемы представляют собой изделие, выполненное в герметизированном (металлическом, пластмассовом, керамическом, металлокерамическом и так лале) корпусе. Микросхемы бывают различного исполнения (прямоугольные, треугольные, круглые) с разным количеством выводов: от трех (например, на стабилизаторе LM7805, до нескольких сотен на процессорах).

Интегральные микросхемы (и аппаратура на них) обладают неоспоримыми преимуществами:

Микросхемы разделяют на два вида: 1 – полупроводниковые интегральные схемы; 2 – гибридные интегральные схемы.

Полупроводниковые интегральные элементы представляют собой кристалл, в глубине которого выполняют все элементы схемы. Изоляция различных элементов осуществляют с помощью (так называемых) «p-n» переходов.

Гибридные интегральные схемы выполняются по «пленочной» технологии и представляют пластину (подложку) из диэлектрического материала. На нее нанесены (в виде пленок) плоские компоненты (резисторы, дроссели, конденсаторы и т. д.) и соединения. Причем сопротивление резисторов может быть 105 Ом, емкость конденсаторов 103 пФ, а дроссели иметь индуктивность около 10 мкГн – не более.

Транзисторы, диоды, магнитные элементы, конденсаторы более 103 пФ и электролитические выполняют с помощью навесного монтажа. Гибридные интегральные схемы имеют более высокую точность параметров (на один или два порядка выше), чем полупроводниковые аналоги. Количество элементов внутри каждого класса микросхем может достигать несколько тысяч.

Степень интеграции

Ранее использовались также теперь устаревшие названия: ультрабольшая интегральная схема (УБИС) — до 1 миллиарда элементов в кристалле и гигабольшая интегральная схема (ГБИС) — более 1 миллиарда элементов в кристалле, но в настоящее время название УБИС и ГБИС практически не используется (например, последние версии процессоров Itanium, 9300 Tukwila, содержат два миллиарда транзисторов), и все схемы с числом элементов, превышающим 10 000, относят к классу СБИС.

Элемент интегральной схемы

Часть интегральной схемы, реализующая функцию какого-либо электрорадиоэлемента (резистора, диода, транзистора и т. д.), причем эта часть выполнена нераздельно от других частей и не может быть выделена как самостоятельное изделие с точки зрения требований к испытаниям, приемке, поставке и эксплуатации. Компонент интегральной схемы в отличие от элемента может быть выделен как самостоятельное изделие с указанной выше точки зрения.

По конструктивно-технологическим признакам интегральные схемы обычно разделяют на:

В полупроводниковой схеме все элементы и межэлементные соединения выполнены в объеме или на поверхности полупроводника. В таких схемах нет компонентов. Это наиболее распространенная разновидность интегральных схем.

Интегральную схему называют гибридной, если она содержит компоненты и (или) отдельные кристаллы полупроводника. В пленочных интегральных схемах отдельные элементы и межэлементные соединения выполняются на поверхности диэлектрика (обычно используется керамика). При этом применяются различные технологии нанесения пленок из соответствующих материалов. По функциональным признакам интегральные схемы подразделяют на аналоговые (операционные усилители, источники вторичного электропитания и др.) и цифровые (логические элементы, триггеры и т. п.).

Краткая историческая справка

Первые опыты по созданию полупроводниковых интегральных схем были осуществлены в 1953 г., а промышленное производство интегральных схем началось в 1959 г. В 1966 г. был начат выпуск интегральных схем средней степени интеграции (число элементов в одном кристалле до 1000). В 1969 г. были созданы интегральные схемы большей степени интеграции (большие интегральные схемы, БИС), содержащие до 10000 элементов в одном кристалле.

К 2000 г. ожидается появление интегральных схем, содержащих до 100 млн МОП транзисторов в одном кристалле (речь идет о цифровых схемах). Система обозначений. Условное обозначение интегральных микросхем включает в себя основные классификационные признаки.

К этим основным элементам обозначений микросхем могут добавляться и другие классификационные признаки.

Дополнительная буква в начале четырехэлементного обозначения указывает на особенность конструктивного исполнения:

В начале обозначения для микросхем, используемых в условиях широкого применения, приводится буква К.

Серии бескорпусных полупроводниковых микросхем начинаются с цифры 7, а бескорпусные аналоги корпусных микросхем обозначаются буквой Б перед указанием серии.

Через дефис после обозначения указывается цифра, характеризующая модификацию конструктивного исполнения:

Как создаются интегральные схемы?

Как изготовить чип памяти или процессор компьютера? Процесс производства начинается с химического элемента — кремния, который химически обрабатывается (легируется) для придания различных электрических свойств.

Современное исполнение интегральной схемы (одна из многочисленных форм), установленной на электронной плате устройства. Это далеко не самый продвинутый вариант, а лишь один из многих

Традиционно для нужд электроники используются материалы двух категорий:

Принцип легирования химических элементов

Если добавить некоторое количество сурьмы кремнию, структура этого химического элемента насыщается большей массой электронов, чем обычно. Обеспечивается проводимость электричества. Кремний, «легированный» подобным образом, приобретает характеристику N-типа. В другом случае, когда вместо сурьмы добавляется бор, масса электронов кремния уменьшается, оставляя своеобразные «дыры», которые функционируют подобно «отрицательно заряженным электронам».

Благодаря «дырам» положительный электрический ток пропускается в противоположном направлении. Такая разновидность кремния характеризуется P-типом. Расположение областей кремния N-типа и P-типа рядом одна с другой, способствует созданию соединения, где отмечается поведение электронов, характерное для электронных компонентов на основе полупроводников:

Структурная интегральная схема внутри чипа

Итак, процесс создания интегральной схемы начинается от монокристалла кремния, напоминающего по форме длинную сплошную трубу, «нарезанную» тонкими дисками — пластинами. Такие пластины размечаются на множество одинаковых квадратных или прямоугольных областей, каждая из которых представляет один кремниевый чип (микрочип). Пример внутренней структуры интегральной схемы, демонстрирующий возможности такой уникальной технологии интеграции полноценных электронных схемотехнических решений.

Затем на каждом таком чипе создаются тысячи, миллионы или даже миллиарды компонентов путём легирования различных участков поверхности — превращения в кремний N-типа или P-типа. Легирование осуществляется различными способами. Один из вариантов — распыление, когда ионами легирующего материала «бомбардируют» кремниевую пластину.

Другой вариант — осаждение из паровой фазы, включающий введение легирующего материала газовой фазой с последующей конденсацией. В результате такого ввода примесные атомы образуют тонкую пленку на поверхности кремниевой пластины. Самым точным вариантом осаждения считается молекулярно-лучевая эпитаксия.

Конечно, создание интегральных микросхем, когда упаковываются сотни, миллионы или миллиарды компонентов в кремниевый чип размером с ноготь, видится сложнейшим процессом. Можно представить, какой хаос принесёт даже небольшая крупинка в условиях работы в микроскопическом (наноскопическом) масштабе. Вот почему полупроводники производятся в лабораторных условиях безупречно чистых. Воздух лабораторных помещений тщательно фильтруется, а рабочие обязательно проходят защитные шлюзы и облачаются в защитную одежду.

Кто создал интегральную схему?

Разработка интегральной схемы приписывается двум физикам — Джеку Килби и Роберту Нойсу, как совместное изобретение. Однако фактически Килби и Нойс вынашивали идею интегральной схемы независимо друг от друга. Между учёными даже существовала своего рода конкуренция за права на изобретение.

Джек Килби трудился в «Texas Instruments», когда учёному удалось реализовать идею монолитного принципа размещения различных частей электронной схемы на кремниевом чипе. Учёный вручную создал первую в мире интегральную микросхему (1958 год), использовав чип на основе германия. Компания «Texas Instruments» спустя год подала заявку на патент.

Тем временем представитель другой компании «Fairchild Semiconductor» — Роберт Нойс, проводил эксперименты с миниатюрными цепями своего устройства. Благодаря серии фотографических и химических методов (планарный процесс), учёный всего лишь на год позже Килби создал практичную интегральную схему. Методика получения также была оформлена заявкой на патент.

Источник

Критерий взаимодействия ИМС в устройствах (электрический аспект). Практические вопросы электрического сопряжения (стр. 2 )

Из за большого объема этот материал размещен на нескольких страницах: 1 2 3

Счетчики строятся из разрядных схем, имеющих межразрядные связи. Со­ответственно организации этих связей различают счетчики с последователь­ным, параллельным и комбинированными переносами.

Возможные режимы работы счетчика:

— регистрация числа поступивших на счетчик сигналов;

В первом режиме результат — содержимое счетчика, во втором режиме вы­ходными сигналами являются импульсы переполнения счетчика.

Быстродействие счетчика характеризуется временем установления в нем но­вого состояния (первый режим), а также максимальной частотой входных сигналов fmax.

Как и любой автомат, счетчик можно строить на триггерах любого типа, од­нако удобнее всего использовать для этого триггеры типа Т (счетные) и JK, имеющие при J = К = 1 счетный режим.

Состояние счетчика читается по выходам разрядных схем как слово Qn-1Qn-2—Q0, входные сигналы поступают на младший разряд счетчика.

Двоичным счетчиком называется счетчик, имеющий модуль М = 2n, где n — целое число, и естественную последовательность кодов состояний (его со стояния отображаются последовательностью двоичных чисел, десятичными эквивалентами которых будут числа 0, 1, 2, 3. M-l).

16. БИС, СБИС, запоминающие устройства – классификация, основные характеристики, современное состояние

Элементную базу цифровых устройств (ЦУ) составляют интегральные схемы (ИС). Характеристикой сложности ИС является уровень интеграции, оцениваемый либо числом базовых логических элементов, либо числом транзисторов, которые могут быть реализованы на кристалле. Различия в уровне интеграции делят ИС на несколько категорий: МИС, СИС, БИС, СБИС (соответственно малые, средние, большие и сверхболь­шие ИС).

Микропроцессор способен выполнять команды, входящие в его систему ко­манд. Меняя последовательность команд (программу), можно решать раз­личные задачи на одном и том же микропроцессоре. Иначе говоря, в этом случае структура аппаратных средств не связана с характером решаемой за­дачи.

В виде БИС/СБИС с программируемой структурой потребителю предлагает­ся кристалл, содержащий множество логических блоков, межсоединения для которых назначает сам системотехник. Промышленность получает возмож­ность производить кристаллы массовым тиражом, не адресуясь к отдельным потребителям. Системотехник сам программирует структуру ИС соответст­венно своему проекту.

Запоминающие устройства (ЗУ) служат для хранения информации и обмена ею с другими ЦУ. Микросхемы памяти в общем объеме выпуска ИС зани­мают около 40% и играют важнейшую роль во многих системах различного назначения. В настоящее время созданы и используются десятки различных типов ЗУ.

Основные характеристики ЗУ:

Информационная емкость — максимально возможный объем хранимой ин­формации. Выражается в битах или словах (в частности, в байтах). Бит хра­нится запоминающим элементом (ЗЭ), а слово — запоминающей ячейкой (ЗЯ), т. е. группой ЗЭ, к которым возможно лишь одновременное обращение.

Организация ЗУ— произведение числа хранимых слов на их разрядность. Видно, что это дает информационную емкость ЗУ, однако при одной и той же информационной емкости организация ЗУ может быть различной, так что организация является самостоятельным важным параметром.

Быстродействие (производительность) ЗУ оценивают временами считывания, записи и длительностями циклов чтения/записи. Время считывания — ин­тервал между моментами появления сигнала чтения и слова на выходе ЗУ. Время записи — интервал после появления сигнала записи, достаточный для установления ЗЯ в состояние, задаваемое входным словом. Минимально допустимый интервал между последовательными чтениями или записями образует соответствующий цикл. Длительности циклов могут превышать времена чтения или записи, т. к. после этих операций может потребоваться время для восстановления необходимого начального состояния ЗУ.

Для классификации ЗУ важнейшим признаком является способ доступа к данным.

При адресном доступе код на адресном входе указывает ячейку, с которой ведется обмен. Все ячейки адресной памяти в момент обращения равнодос­тупны. Эти ЗУ наиболее разработаны, и другие виды памяти часто строят на основе адресной с соответствующими модификациями.

Адресные ЗУ делятся на RAM (Random Access Memory) u ROM (Read-Only Memory). Оперативные ЗУ хранят данные, уча­ствующие в обмене при исполнении текущей программы, которые могут быть изменены в произвольный момент времени. Запоминающие элементы ОЗУ, как, правило, не обладают энергонезависимостью. В ROM содержимое либо вообще не изменяется, либо изменяется, но редко и в специальном режиме.

RAM делятся на статические и динамические. В первом варианте запоми­нающими элементами являются триггеры, сохраняющие свое состояние, пока схема находится под питанием и нет новой записи данных. Во втором варианте данные хранятся в виде зарядов конденсаторов, образуемых эле­ментами МОП-структур. Саморазряд конденсаторов ведет к разрушению данных, поэтому они должны периодически (каждые несколько миллисекунд) регенерироваться. Статические ЗУ называются SRAM (Static RAM), а динамические — DRAM (Dynamic RAM). Динамические ЗУ характеризуются наибольшей информационной емкостью и невы­сокой стоимостью, поэтому именно они используются как основная память ЭВМ

Статические ОЗУ можно разделить на асинхронные, тактируемые и син­хронные (конвейерные). В асинхронных сигналы управления могут задаваться как импульсами, так и уровнями. В тактируемых ЗУ некоторые сигналы обязатель­но должны быть импульсными. Этот тип ЗУ называют часто синхронным.

В ЗУ с последовательным доступом записываемые данные образуют некото­рую очередь. Считывание происходит из очереди слово за словом либо в порядке записи, либо в обратном порядке. Ассоциативный доступ реализует поиск информации по некоторому призна­ку, а не по ее расположению в памяти (адресу или месту в очереди).

17. Особенности стандартных микросхем счетчиков, способы наращивания.

К счетчикам относят, автома­ты, которые под действием входных импульсов переходят из одного состояния в другое, фиксируя тем самым число поступивших на их вход импульсов в том или ином коде.

Часто используются следующие типономиналы: ИЕ10 – асинхронный RESET, синхронная предустановка PE и ИЕ18 – синхронный RESET, синхронная предустановка PE

R – сброс – т. е. очистка всех разрядов счетчика, Din – используется для предустановки счетчика – при подаче «0» на PE# счетчик захватывает с нее данные. Q – выходная шина.

С – вход синхолнизауии, CR – выход группового переноса для наращивания размерности счетчика ( «1» появляется при переполнении счетчика)

Также могут быть два дополнительных входа – CET – разрешение счета (также называемый трюковым) и CEP – разрешение переноса. Эти входы также используются для наращивания размерности счетчика.

Схема наращ-я размер-ти с исп-м послед-го межсекционного переноса:

Схема наращ-я размер-ти с исп-м параллельного межсекционного переноса:

18. Типовая структура параллельных умножителей, режимы работы

Структура умножителей тесно связана со структурой математи­ческих выражений, описывающих операцию умножения.

Пусть имеются два целых двоичных числа без знаков Аm= аm-1. a0 и Вn = bn-1. b0. Их перемножение выполняется по известной схеме «умножения столбиком». Если числа четырехразрядные, т. е. m = n = 4, то

Перемножители могут быть просто множительными блоками (МБ) или множительно-суммирующими (МСБ), последние обеспечивают удобство наращивания размерности умножителя.

МСБ реализует операцию Р = Аm х Вn + Сm + Dn, т. е. добавляет к произ­ведению два слагаемых: одно разрядности m, совпадающей с разрядностью множимого, другое разрядности n, совпадающей с разрядностью множителя.

Схема множительно-суммирующего блока для четырехразрядных сомножителей (без конъюнкторов)

Схема множительного блока отличается от схемы МСБ тем, что в ней отсут­ствуют сумматоры правой диагонали, т. к. при Сm = 0 и Dn = 0 они не тре­буются.

Построение умножителей большей размерности из умножителей меньшей размерности на основе МБ требует введения дополнительных схем, называе­мых «деревьями Уоллеса», которые имеются в некоторых зарубежных сериях. При использовании МСБ дополнительные схемы не требуются.

Типовая структура параллельного умножителя может быть представлена в следующем виде:

19. Разновидности выходов ИМС, свойства

Цифровые элементы (логические, запоминающие, буферные) могут иметь выходы следующих типов: логические, с открытым коллектором (стоком), с третьим состоянием, с открытым эмиттером (истоком).

Логический выход формирует два уровня выходного напряжения (U0 и U1). Выходное сопротивление логического выхода стремятся сделать малым, способным развивать большие токи для перезаряда емкостных нагрузок и, следовательно, получения высокого быстродействия элемента.

Особенность таких выходов состоит в том, что их нельзя соединять парал­лельно. Во-первых, это создает логическую неопределенность, т. к. в точке соединения выхода, формирующего логическую единицу, и выхода, форми­рующего логический нуль, не будет нормального результата. Во-вторых, при соединении выходов, находящихся в различных логических состояниях, возникло бы их «противоборство». Вторая особенность логического выхода двухтактного типа связана с проте­канием через оба транзистора коротких импульсов тока при переключениях из одного логического состояния в другое (появление помех)

Элементы с тремя состояниями выхода (типа ТС) кроме логических со­стояний 0 и 1 имеют состояние «отключено», в котором ток выходной це­пи пренебрежимо мал. В это состояние (третье) элемент переводится спе­циальным управляющим сигналом, обеспечивающим запертое состояние обоих транзисторов выходного каскада (Т1 и Т2 на рис. 1.3, а). Сигнал управления элементом типа ТС обычно обозначается как ОЕ (Output Enable). При наличии разрешения (ОБ = 1) элемент работает как обычно, выполняя свою логическую операцию, а при его отсутствии (ОЕ = 0) пе­реходит в состояние «отключено».

Выходы типа ТС отмечаются в обозначениях элементов значком треуголь­ника или буквой Z. Выходы типа ТС можно соединять параллельно при условии, что в любой момент времени активным может быть только один из них. В этом случае отключенные выходы не мешают активному формировать сигналы в точке соединения выходов. Элементы типа ТС сохраняют такие достоинства элементов с логическим выходом как быстродействие и высокая нагрузочная способность.

Элементы с открытым коллектором имеют выходную цепь, заканчиваю­щуюся одиночным транзистором, коллектор которого не соединен с каки­ми-либо цепями внутри микросхемы (рис. 1.5, a). Транзистор управляется от предыдущей части схемы элемента так, что может находиться в насы­щенном или запертом состоянии. Насыщенное состояние трактуется как отображение логического нуля, запертое — единицы.

Для формирования высокого уровня напряжения при запирании транзистора на выходе элемен­тов с открытым коллектором (типа ОК) требуется подключать внешние ре­зисторы (или другие нагрузки), соединенные с источником питания.

(При реализации монтажной логики высокое напряжение на общем выходе возникает только при запирании всех транзисторов, т. к. насыщение хотя бы одного из них снижает выходное напряжение до уровня . То есть для получения логической единицы на выходе требуется единичное со­стояние всех выходов: выполняется монтажная операция И). Положительной чертой элементов с ОК при работе в магистрально-модульных системах является их защищенность от повреждений из-за оши­бок управления, приводящих к одновременной выдаче на шину нескольких слов, а также возможность реализации дополнительных операций монтаж­ной логики. Недостатком таких элементов является большая задержка пере­ключения из 0 в 1.

Выход с открытым эмиттером характерен для элементов типа ЭСЛ. Для ра­боты на магистраль такие элементы не используются. Возможность соеди­нять друг с другом выходы с открытым эмиттером при объединении эмиттерных резисторов в один общий резистор приводит к схеме, иногда называемой «эмиттерный дот» и используемой при построении логических схем для получения дополнительной операции монтажной логики. Элемен­ты ЭСЛ имеют противофазные выходы, на одном из которых реализуется функция ИЛИ, на другом — ИЛИ-НЕ. Соединяя прямые выходы несколь­ких элементов, получают расширение по ИЛИ (входные переменные соеди­няемых элементов образуют единую дизъюнкцию). Соединяя инверсные выходы, получают операцию И-ИЛИ относительно инверсий входных пере­менных

20. SRAM – способы, режимы записи/чтения

· Синхронное (конвейерное) – для облегчения чтения, в тракт ввода данных перед выходным буфером включают синхронный конвейерный регистр.

· Пакетное (Burst) – при пакетном доступе адрес первого элемента – внешний (от процессора или контроллера). Последующие адрес формируются самой схемой (внутренней пакетной логикой). Обычно размер пакета – 4 элемента. Ориентируясь на различные процессоры пользователь может выбрать 1 из 2-х режимов формирования адресов элемента пакета (кроме первого): последовательный по содержимому внутреннего 2-х разрядного счетчика, либо с чередованием четных\нечетных адресов.

· Асинхронная, стандартная – данные для записи подаются в том же цикле, что и адрес.

· Запаздывающая запись (поздняя запись) в приборах синхронного типа – данные для записи подаются не в цикле ввода адресов, а в следующем.

· ZeroBus TurnAround (ZBT) – нет мертвых циклов

При проектировании SRAM асинхронного типа особое внимание следует уделять режимным параметрам для операции записи – время предустановки адреса относительно момента окончания сигнала разрешения записи, длительность сигнала записи, время сохранения адреса относительно окончания сигнал записи, время предустановки и сохранения записанных данных относительно окончания сигнала записи.

21. Приемы построения двоично-кодированных счетчиков с произвольным модулем счета

Счетчики с модулем, не равным целой степени числа 2, т. е. с произволь­ным модулем, реализуются на основе нескольких методов. Для построения счетчика с произвольным модулем М берется разрядность , где — знак округления до ближайшего справа целого числа. Иными словами, исходной структурой как бы служит двоичный счетчик с модулем 2n, превышающим заданный и ближайшим к нему. Такой двоич­ный счетчик имеет 2n — М = L лишних (неиспользуемых) состояний, под­лежащих исключению.

Способы исключения лишних состояний многочисленны, и для любого М можно предложить множество реализации счетчика. Исключая некоторое число первых состояний, получим ненулевое начальное состояние счетчика, что приводит к отсутствию естественного порядка счета и регистрации в счетчике кода с избытком. Исключение последних состояний позволяет со­хранить естественный порядок счета.

В счетчиках с исключением последних состояний счет ведется обычным спосо­бом, вплоть до достижения числа М—1. Далее последовательность переходов счетчика в направлении роста регистрируемого числа должна быть прервана, и следующее состояние должно быть нулевым. При этом счетчик будет иметь М внутренних состояний (от 0 до М—1), т. е. его модуль равен М. Если предполагается использовать асинхронный сброс, то он осуществляется по достижении состояния M, а при синхронном сбросе – (M-1).

Рассмотрим два способа построения счетчиков с произвольным моду­лем: модификации межразрядных связей и управлении сбросом. При построении счетчика с модифицированными межразрядными связями последние, лиш­ние, состояния исключаются непосредственно из таблицы функционирования счетчика. При этом после построения схемы обычным для синтеза автоматов способом получается счетчик, специфика которого состоит в нестандартных функциях возбуждения триггеров, и, следовательно, в нестандартных связях между триггерами, что и объясняет название способа. Схема получается как специализированная, изменение модуля счета требует изменения самой схе­мы, т. е. легкость перестройки с одного модуля на другой отсутствует. В то же время реализация схемы счетчика может оказаться простой.

При управлении сбросом выявляется момент достижения содержимым счет­чика значения М—1 (или M при использовании асинхронного сброса, но это чревато установлением гонок сигналов и в ряде случаев делает невозможным выполнение требований изготовителем микросхем к режимным параметрам). Это является сигналом сброса счетчика в следующем такте, после чего начинается новый цикл. Этот вариант обеспечивает лег­кость перестройки счетчика на другие значения модуля, т. к. требуется из­менять лишь код, с которым сравнивается содержимое счетчика для выяв­ления момента сброса.

22. PROM – типовая структура на кристалле, УГО, основные параметры, характеристика развития.

В ЗУ типа PROM микросхемы программируются устранением или создани­ем специальных перемычек (в настоящее время используется также программирование электронным способом – память EPROM, но без кварцевого окна). В исходной заготовке имеются (или отсутству­ют) все перемычки. После программирования остаются или возникают только необходимые.

Среди отечественных PROM ведущее место занимают микросхемы серии К556, имеющие информационную емкость 1. 64 Кбит и время доступа по адресу 70. 90 нc., также используется серия К1556

Внешняя организация памяти типа PROM проста: входными сигналами служат адресный код и сигнал выбора микросхемы CS. Во времени последовательность сигналов следующая: вначале подается адресный код (чтобы произошла дешифрация адреса и было исключено обращение к непредусмотренной ячейке), затем поступает сигнал выбора микросхемы CS и после задержки, определяемой быстродействием схемы, на выходах данных устанавливаются правильные значения считываемых сигналов.

Микросхемы памяти PROM построены по структуре 2DM. Это значит, что адрес разветвляется внутри на 2 компоненты, каждая декодируется своим дешифратором. Дешифратор строк активирует 1 единственную строку в матрице запоминающих ячеек. С этой считывается n m-разрядных слов. А дешифратор колонки обеспечивает выбор адресного слова из этого множества слов для вывода его через выходные буферы.

Tba – время выборки адреса.

23. Структура устройства синхронизации, требования к частоте задающего генератора. Пример схемы генератора с кварцевой стабилизацией частоты.

Обобщенная схема устройства синхронизации (задающий генератор, схема формирования синхропоследовательности, размножитель):

От задающего генератора требуется выдача стабильной частоты для предотвращения общего снижения тактовой частоты (а значит и производительности) ф-х узлов. Требуемая стабильность частоты – не менее 10-4 – 10-5 (предпочтительно использование кварцевого генератора).

Пример схемы кварцевого генератора:

24. Структура операционного блока с разрядно-модульной организацией. Подход к расчету времени цикла.

Типовой операционный блок содержит: микропроцессорную секцию (МПС), обрамленную внешней логикой сдвигов, регистр состояния, мультиплексор кода условия и регистр выходных данных. Управление МПС осуществляется операционным полем МК в соответствии с системой микрокоманд и форматом микроинструкций.

Внешняя для МПС логика сдвигов участвует в выполнении логич-х, арифметических и циклических сдвигов. Управление логикой сдвигов осуществляется разрядами МК, которые задают тип сдвига.

Регистр состояния и мультиплексор кода условия предназначены для хранения слова состояния процессорной секции и передачи требуемого признака в МУУ. Выбор в качестве признака ветвления одного из битов регистра для текущей МК выполняется мультиплексором под управлением разрядов МК, кодирующих условие перехода.

25. Причины и следствие расфазировки синхросигналов. Способы устранения. Умножение частоты синхросигналов (PLL)

Под расфазировкой синхросигналов понимают изменение временного положения используемого синхросигнала относительно опорного. Причины расфазировки:

Обычно тактовые импульсы задаются одним генератором, а используются иногда тысячами и более элементов памяти. Попытка приме­нить мощный генератор с разводкой от него синхросигналов по всем эле­ментам памяти для сложных устройств оказывается, как правило, неудач­ной, в первую очередь из-за помех, вызываемых сильноточными цепями синхронизации. Типовое решение – размножение синхросигнала с помощью пирамидальной структуры, однако из-за неодинаковости задержек на разных блоках размножителя, выходные синхропоследовательности могут быть сдвинуты по фазе.

В высокоскоростных конвейерах расфазировка синхросигналов, полученных конвейерными регистрами, может привести к «проскоку» новой информации через ступень конвейера и сбою в его работе. Расфазировка усугубляется разбросом пороговых уровней КМОП входных каскадов.

Для устранения расфазировки применяют средства фазовой автоматической подстройки частоты (ФАПЧ)(PLL)

PLL содержат фазовый компаратор ФК, генератор, управляемый напряжением ГУН (VCO, Volt-Controlled Oscillator), с выхода которого берутся скорректированные синхроимпульсы, и цепь обратной связи, в которую могут быть включены не только элементы задержки, но и делители частоты ДЧ. При этом на PLL могут возлагаться две функции — коррекция фазовых сдвигов синхросигналов (Clock Skew), осуществляемая замкнутым контуром с элементом задержки в обратной связи (функция Clock Lock), и получение удвоенной частоты синхросигналов при введении в цепь обратной связи делителя частоты ДЧ (функция Clock Boost). Удвое­ние внутренней частоты работы устройств относительно внешней частоты передачи данных часто используется в микропроцессорах и СБИС програм­мируемой логики высокой сложности.

Благодаря введению схем PLL, удается снижать расфазирование тактовых сигналов системы до очень малых значений.

26. Пример архитектуры CPLD

Сложные программируемые логические устройства архитектурно произошли от РLD типа РАL (ПМЛ) и в английской терминологии называются СРLD.

CPLD состоят из программируемой матрицы соединений ПМС, множества функциональных блоков ФБ, подобных ПМЛ, и блоков ввода/вывода (БВВ)

В целом CPLD представляет собой объединение нескольких РАL (ПМЛ) в единое устройство средствами программируемой коммутационной матрицы. Кроме ОСНОВНЫХ блоков СРLD на схеме показаны контроллеры интерфейса JTAG и ISP. используемые для конфигурирования и тестирования создаваемых структур.

Число ФБ, входящих в состав СРLD, изменяется в широких пределах в зависимости от СЛОЖНОСТН данной микросхемы. Выходы ФБ, число которых n, подключены как к программируемой матрице соединений ПМС, так и к блокам ввода/вывода БВВ. Блоки ввода/вывода связаны с внешними двунаправленными выводами. Три вывода (на схеме слева внизу) специализированы и предназначены для глобальных, т. е. общих для всей схемы, сигналов тактирования GСК, управления сбросом/установкой GSR, управления третьим состоянием GTS. Возможно и иное использование специализированных выводов, если они не применяются по назначению. Число контактов ввода/вывода может быть меньше числа выводов всех ФБ. В этом случае часть макроячеек может быть использована только для выработки внутренних сигналов устройства (сигналов обратных связей), потребность в которых типична для многих видов устройств.

27. EPROM – принцип работы запоминающего элемента, временная диаграмма чтения, характеристика современных устр-в.

В репрограммируемых ЗУ типа EPROM воз­можно стирание старой информации и замена ее новой в результате специального процесса, для проведения которого ЗУ выводится из рабочего ре­жима. Рабочий режим (чтение данных) — процесс, выполняемый с относи­тельно высокой скоростью. Замена же содержимого памяти требует выпол­нения гораздо более длительных операций.

Запоминающими элементами современных РПЗУ являются транзисторы типов МНОП и ЛИЗМОП (добавление ЛИЗ к обозначению МОП происхо­дит от слов Лавинная Инжекция Заряда). МНОП-транзистор отличается от обычного МОП-транзистора двухслойным подзатворным диэлектриком.

Рис. Структуры транзисторов типов МНОП (а) и ЛИЗМОП с двойным затвором (б)

На поверхности кристалла расположен тонкий слой двуокиси кремния SiO2, далее более толстый слой нитрида кремния Si3N4 и затем уже затвор. На границе диэлектрических слоев возникают центры захвата заряда. Благодаря туннельному эффекту, носители заряда могут проходить через тонкую пленку окисла толщиной не более 5 нм и скапливаться на границе раздели слоев. Этот заряд и является носителем информации, хранимой МНОП-транзистором. Заряд записывают созданием под затвором напряженности электрического поля, достаточной для возник­новения туннельного перехода носителей заряда через тонкий слой SiO2. На границе раздела диэлектрических слоев можно создавать заряд любого знака в зависимости от направленности электрического поля в подзатворной области. Наличие заряда влияет на пороговое напряжение транзистора. Для МНОП-транзистора с n-каналом отрицательный заряд на границе раз­дела слоев повышает пороговое напряжение (экранирует воздействие поло­жительного напряжения на затворе, отпирающего транзистор). При этом пороговое напряжение возрастает настолько, что рабочие напряжения на затворе транзистора не в состоянии его открыть (создать в нем проводящий канал). Транзистор, в котором заряд отсутствует или имеет другой знак, легко открывается рабочим значением напряжения. Так осуществляется хране­ние бита в МНОП: одно из состояний трактуется как отображение логиче­ской единицы, другое — нуля.

Транзисторы типа ЛИЗМОП всегда имеют так называемый плавающий за­твор, который может быть единственным или вторым, дополнительным к обычному (управляющему) затвору. Транзисторы с одним плавающим за­твором используются в ЗУ типа РПЗУ-УФ, а с двойным затво­ром пригодны как в РПЗУ-УФ, так и в РПЗУ-ЭС. Принцип работы ЛИЗМОП близок к МНОП-транзистору — здесь также между управляющим затвором и обла­стью канала помещается область, в которую при программировании можно вводить заряд, влияющий на величину порогового напряжения транзистора. Только область введения заряда представляет собою не границу раздела сло­ев диэлектрика, а окруженную со всех сторон диэлектриком проводящую область (обычно из поликристаллического кремния), в которую, как в ло­вушку, можно ввести заряд, способный сохраняться в ней в течение очень длительного времени. Эта область и называется плавающим затвором.

Микросхемы памяти EPROM построены по структуре 2DM. Это значит, что адрес разветвляется внутри на 2 компоненты, каждая декодируется своим дешифратором. Дешифратор строк активирует 1 единственную строку в матрице запоминающих ячеек. С этой считывается n m-разрядных слов. А дешифратор колонки обеспечивает выбор адресного слова из этого множества слов для вывода его через выходные буферы.

Tba – время выборки адреса.

28. Функции секвенсора микрокоманд (внутри счетчик циклов), их реализация в иллюстративной структуре

Ядром MT1804 является микропрограммное устройство управления, которое в свою очередь состоит из секвенсора микрокоманд, МПП и регистра микрокоманд. Секвенсор микрокоманд определяет последовательность выполнения МК и состоит из БМУ (блок микрокомандного управления), мультиплексора(вот это можно и пропустить) и контроллера БМУ (контроллер осуществляет тестирование признака ветвления, поступающего на операционного блока на вход TST и преобразует код P3…P0 управления следующим адресом, задаваемым разрядами МК (27…24), в сигналы, управляющие выбором следующего адреса в БМУ).

29. SRAM асинхронного типа – структура на кристалле, наращивание информационной емкости, временные диаграммы, режимные параметры

Статические ОЗУ (SRAM), как правило, имеют структуру 2DM, часть их при небольшой информационной емкости строится по структуре 2D.

Запоминающими элементами статических ОЗУ служат триггеры с цепями установки и сброса. В связи с этим статические ОЗУ называют также триггерными.

Внешняя организация статического ЗУ емкостью 64 Кбита (8Кх8) показана на рисунке. Состав и функциональное назначе­ние сигналов адреса А12-0, выборки кристалла, чтения/записи R/W со­ответствуют рассмотренным выше сигналам аналогичного типа. Входы и выходы ИС совмещены и обладают свойством двунаправленных передач.

Имеется также вход разрешения по выходу, пассивное состояние кото­рого ( = Н) переводит выходы в третье состояние. Работа ЗУ отобража­ется таблицей.

Функционирование ЗУ во времени регламентируется временными диаграм­мами, устанавливаемыми изготовителем. В основу кладутся определенные требования. Например, чтобы исключить возможность обращения к другой ячейке, рекомендуется подавать адрес раньше, чем другие сигналы, с опере­жением на время его декодирования. Адрес должен держаться в течение всего цикла обращения к памяти.

Рис. Временные диаграммы процессов чтения (а) и записи (б) в статическом ЗУ

На диаграммах показаны времена выборки относи­тельно адреса tA и выбора tcs длительности импульсов tw различных сигна­лов и цикла адреса tSY(A), задержка tSU перехода выхода из активного со­стояния в состояние отключено, времена предустановки tSU и удержания tH с указанием сигналов, для которых они отсчитываются. Приведено время восстановления trec(WR) отсчитываемое как необходимая пауза между повто­рениями активных интервалов сигнала WR.

Для правильного проектирования модулей памяти и использования в них конкретных микросхем необходимо также знать емкости их входов С1, вы­ходов С0, и предельно допустимую емкость нагрузки CLmax.

Источник